Performance Limits Report

极限性能报告

最短周期 · 最短抖动 · 热路径基准 — 全部数字来自实测

2026-07-22 x86-64 i5-13500H / ARM64 RK3588s v1.0.3

1. 对外承诺指标

下列数字为软件侧 L2Bus 稳态循环(预创建 bus/slave,每次 New→fill→Cycle)的 实测下限,不含网卡中断与操作系统调度开销。典型工业周期仍按 ~100μs 规划。

~1 μs
最短周期 (x86-64)
~4 μs
最短周期 (ARM64)
~0.1 μs
最短抖动 (stddev)
~100 μs
典型 EtherCAT 周期
< 0.5%
核心热路径占比 (100μs)
~20 μs
L2Bus.Cycle 含创建开销 (x86)
~70 μs
L2Bus.Cycle 含创建开销 (ARM)
0 alloc
ecfr 编解码热路径

2. 测量方法

复现命令: go test ./internal/sim -run=TestL2BusCycleJitter -v  |  go test ./internal/sim -bench=BenchmarkL2BusSteadyCycle -benchmem -count=5

3. 最短周期 / 抖动实测

指标x86-64 (i5-13500H)ARM64 (RK3588s A55)依据
最短周期 (min) 0.76 μs 3.70 μs TestL2BusCycleJitter
平均周期 (mean) 0.87 μs 4.01 μs TestL2BusCycleJitter
SteadyCycle bench ~1.0–1.5 μs ~4.0–4.5 μs BenchmarkL2BusSteadyCycle
最短抖动 (stddev) 66 ns (~0.07 μs) 108 ns (~0.11 μs) run-to-run ns/op
峰峰值抖动 350 ns 515 ns max − min
对外承诺(圆整) 周期 ~1 μs / 抖动 ~0.1 μs 周期 ~4 μs / 抖动 ~0.1 μs 保守圆整

4. 热路径基准(本次复测)

基准x86 ns/opARM64 ns/op分配
DatagramHeaderOverlay~3.0~7.750
DatagramHeaderCommit~2.05~4.90
FrameOverlayReuse~10.5~28.20
FrameOverlay~62~4472
ETHFrameWriteDown~1.83~4.950
FullPipeline~770~14872
L2BusCycle(含创建)~16–20 μs*~65–79 μs21

* x86 含创建开销沿用既有文档 ~20 μs;稳态最短周期见上表 ~1 μs。 核心编解码(Overlay+Commit ≈ 5 ns)占 100μs 周期 < 0.01%,远低于 0.5% 目标。

5. 结论

完整架构与重构说明见 重构报告; ARM 专项对比见 ARM 优化报告